Ders 11 - HDL Dilleri

HDL Dilleri

HDL(Donanım Tanımlama Dili); tasarımın, HDL dillerinden her hangi bir tanesinin kullanılarak yapılmasıdır. HDL bir donanım parçasını modellemek için kullanılan yazılım dilidir. VHDL ile Verilog en yaygın kullanılan iki türüdür.

VHDL

VHDL Tasarım Süreci

Tasarım(design) süreci herzaman belirtim(specification) fazı ile başlar: Tasarlanacak eleman işlevine, boyutuna ve arayüzüne uygun şekilde tanımlanmalıdır. Son ürün ne kadar karmaşık olsa da tasarım genelde, basit metotlarla, kağıt kalem kullanılarak yapılır.

Daha sonra, sistem seviyesindeki iç içe modüller tanımlanmalıdır. Kendi içindeki etkileşimleri tam olarak tanımlanmalıdır ve arayüzler( giriş, çıkış,veri biçimi), saat hızı ve sıfırlama(reset) mekanizması belirlenmelidir. Bu bilgiler elimizde bulunduğu zaman tam bir devre simülasyon modeli geliştirilebilinir. Standart bileşenlerin davranış modelleri sisteme ticari model geliştiricilerin kütüphaneleri ile entegre ediliebilinir . Böylece tüm sistem hali hazırda simule edilmiştir.

Mantık seviyesinde(logic level), tasarlanan modellerin tüm sentezleri tanımlanır. VHDL yapısının tutarlı bir altkümesi kullanıldığı sürece, ticari sentez programları soyut model tanımlamalarından boole fonksiyonlarını türetebilir ve onları ASIC kapı kütüphanelerinin elemanları veya FPGA'in ayarlanabilen mantık blokları ile eşleştirebilir.

Son olarak, spesifik ASIC teknolojisi için devrenin yerleşimi netlist tanımlamalarından gelen diğer araçlarla oluşturulmuş olunur.

Herbir düşük soyutlama seviyesi için geçiş, fonksiyonel doğrulama ile kanıtlanmalıdır. Bu maksatla, tanımlama simülasyonun alabileceği herbir giriş değeri için modülün verdiği yanıtlar ile karşılaştırılarak simule edilir. Bu açıdan VHDL, sistem seviyesinden(system level) kapı seviyesine(gate level) dizayn fazı için uygundur.

VHDL Öğretici Dokümanının tamamını buradan bilgisayarınıza kaydedebilirsiniz.

Verilog

Verilog Tasarım Şekilleri

Verilog birçok donanım tanımlama dilindeki gibi aşağıdan yukarıya(Bottom-up) veya Yukarıdan aşağıya(Top-down) metodolojiye izin vermektedir.

Aşağıdan Yukarıya Tasarım (Bottom-Up Design)

Elektornik tasarımdaki geleneksel metod ağaşıdan yukarıyadır. Herbir tasarım standart kapılar kullanılarak kapı-seviyesinde(gate-level) gerçekleşmektedir. Yeni tasarımlardaki karmaşıklık arttıkça bu metodun uygunlanmasını neredeyse imkansız kılmıştır. Yeni sistemler ASIC veya binlerce transistör içeren mikroişlemcilerden oluşmaktadır. Bu geleneksel aşağıdan yukarıya tasarım yerini yeni yapısal hiyerarşik tasarım metodlara bırakmak zorundadır. Bu yeni uygulamalar olmadan yeni karmaşıklıktaki tasarımların üstesinden gelmek imkansız olacaktır.

Yukarıdan Aşağıya Tasarım (Top-Down Design)

Her tasarımcının istediği tasarım şekli yukarıdan aşağıya olanıdır. Gerçk bir yukarıdan-aşağıya tasarım erken teste, farklı teknolojilerin kolay değişimine, yapısal sistem tasarımlarına ve birçok diğer öneri avantajlarına izin verir. Ancak tam bir yukarıdan aşağıya tasarımı takip etmek çok zordur. Bu nedenlerden dolayı, birçok tasarım her iki metodun karışımı şeklinde, herbir tasarım stilinin önemli elemanları gerçeklenerek tasarlanmaktadır.

Aşağıdaki şekil Yukarıdan-Aşağıya tasarım uygulamasını göstermektedir.

Verilog Öğretici Dokümanının tamamını buradan bilgisayarınıza kaydedebilirsiniz.

Not: HDL Dilleri konusu altındaki diğer başlıklarda VHDL dili ile hazırlanmış uygulamaları göreceksiniz.