Temel Mantık Kapıları (Basic Logic Gates)
Temel Mantık Kapıları (Basic Logic Gates)
Her VHDL tasarım tanımlaması en az bir varlık / mimari çifti, ya da birden fazla mimarileri ile bir varlık oluşturur. Açıklaması kod mimarisi kısmı içinde bulunduğu sürece HDL tasarım öğesi bölümü, devrenin I / O portlarını deklare etmek için kullanılır. Standart tasarım kütüphaneleri daha önce deklare edilmiş varlık tanımlamalarını içerir.
Driver
Simülasyonu:
AND Kapısı
Simülasyonu:
Inverter
Simülasyonu:
OR Kapısı
Simülasyonu:
Kod için buraya tıklayınız.
NOR Kapısı
Simülasyonu:
XOR Kapısı
Simülasyonu:
Yorum Gönder Blogger Facebook
İfade EkleKodu görmek için ifadeye tıklayın!
İfadenizin görünebilmesi için ifade öncesi ve sonrası bir boşluk bırakınız.