Ders 11.7 Özel Tek Amaçlı İşlemci Tasarımı

Özel Tek Amaçlı İşlemci Tasarımı 

(Custom Single-Purpose Processor Design)

GCD Calculator

FSMD Modeling

RTL Kod Simülasyonu:RTL Kod için buraya tıklayınız.

Test Bench için buraya tıklayınız.

Gate-Level Implementation için buraya tıklayınız.

Şematik

Gate Level Simülasyonu

FSM + Datapath Modeling

RTL Kod Simülasyonu 

RTL Kod için buraya tıklayınız.

Test Bench için buraya tıklayınız.

Gate-Level Implementation için buraya tıklayınız.

Şematik

Gate Level Simülasyonu

Simple Bridge

FSMD Modeling

RTL Kod Simülasyonu:

RTL Kod için buraya tıklayınız.

Test Bench için buraya tıklayınız.

Gate-Level Implementation için buraya tıklayınız.

Şematik

FSM + Datapath Modeling

RTL Kod Simülasyonu:

RTL Kod için buraya tıklayınız.

Test Bench için buraya tıklayınız.

Gate-Level Implementation için buraya tıklayınız.

Şematik

ISA Bus Interface

FSM + Datapath Modeling

RTL Kod Simülasyonu:

RTL Kod için buraya tıklayınız.

Test Bench için buraya tıklayınız.

Gate-Level Implementation için buraya tıklayınız.

Şematik

FIR Digital Filter

Data-Flow Modeling

Simülasyonları:

RTL Kod için buraya tıklayınız.

Test Bench için buraya tıklayınız.

Gate-Level Implementation için buraya tıklayınız.

Şematik

Synthesis with Timing Constraints

Counter

Kod için buraya tıklayınız.

Script için buraya tıklayınız.

Timing Report

Relationship between Area and Timing

FIR filter

Script için buraya tıklayınız.

Karşılaştırma Tablosu

Banana Curve